

Multi-Elektroden-Gassensorsystem

MEGAS

01.11.1998 – 31.05.2002

Mikromechanisches Hochtemperatur-Sensorsystem auf
Silizium-Basis zur Ermittlung von Stickstoffmonoxid-
Konzentrationen im Kfz-Abgas

Abschlußbericht

1	REALISIERUNG EINES GASSENSORSUBSTRATS FÜR HOCHTEMPERATURANWENDUNGEN	3
1.1	Entwicklung eines Heizers	3
1.1.1	Langzeitstabilität von Polysiliziumheizer	5
1.1.2	Langzeitstabilität von Isolationsschichten	8
1.2	Haftschichtoptimierung	9
1.2.1	Einfluß der Platinschichtdicke	9
1.2.2	Bestimmung des optimalen Haftschichtmaterials	12
1.2.3	Untersuchung des Diffusionsverhalten durch Auger-Analysen	14
1.3	Entwicklung einer Metallisierungsebene	17
1.3.1	Auswirkung von hohem mechanischem Streß bei Schichtpaketen	17
1.3.2	Variationen der Abscheideparameter für Platin	20
1.3.2.1	Einfluß des Argondruckes	20
1.3.2.2	Einfluß der Biasspannung	21
1.3.2.3	Einfluß der Sputterleistung	21
1.3.2.4	Einfluß der Wafertemperatur	22
1.3.2.5	Zusammenfassung der Sputtervariationen	23
1.3.3	Temperaturverhalten des Schichtstresses	23
1.4	Platinstrukturierung	25
1.5	Sensordesign	28
1.5.1	Siebdruckjustage	28
1.5.2	Bruchkanten	29
1.5.3	Chipvereinzelung	29
1.5.4	Chipdimensionen	30
1.5.5	Sensorprozessierung	31

1 Realisierung eines Gassensorsubstrats für Hochtemperaturanwendungen

Am IMSAS liegt der Schwerpunkt im Bereich der Entwicklung eines aktiv beheizten Siliziumsubstrates mit Interdigitalstrukturen, das Arbeitstemperaturen bis zu 550°C und aggressiven Umgebungsbedingungen standhält.

Die Arbeitspakete lassen sich grob zusammenfassen:

- Designerstellung des Gassensors
- Prozeßentwicklung und -optimierung
- Prozessierung des Siliziumsubstrates
- Optimierung des Sensorsubstrates

Aus diesen Schwerpunkten ergeben sich Schwierigkeiten, die im Projektverlauf gelöst werden müssen:

- Minimierung des intrinsischen Stresses der Schichtpakete
- Optimierung der Haftfestigkeit der Schichten / Schichtpakete
- Entwicklung einer stabilen Sensorheizung bis 550°C
- Entwicklung und Optimierung der Strukturierungsmethoden
- Kombination von Dünn- und Dickschichttechnik (Si-Technologie und Siebdruck)

1.1 Entwicklung eines Heizers

Resistive Gassensoren mit Titan-Wolfram-Mischoxiden müssen während ihres Betriebs auf ca. 500°C geheizt werden, um schnell und empfindlich eine NO-Atmosphäre ansprechen zu können. Die Gassensitivität ist stark von der Temperatur abhängig. Aus diesem Grunde muß die Temperatur des Gassensors geregelt werden.

Im Anwendungsfall Dieselmotorkatalysator sind erhöhte Umgebungstemperaturen vorhanden, diese variieren je nach Betriebsdauer und Lastfall. Die Sensortemperatur muß deshalb mindestens so hoch sein, wie die maximale Temperatur der Umgebung und dabei stabil gehalten werden.

Der Heizer muß folgende Anforderungen erfüllen:

- Homogene Temperaturverteilung über die gesamte sensitive Fläche
- Langzeitstabilität
- Definierter Widerstandsbereich zwischen 10-20 Ω bei Raumtemperatur

Bei der Beheizung des Siliziumchips sind folgende Probleme zu erwarten:

- Abplatzen der Schichtpakete
- Elektromigration durch hohe Stromdichten
- Materialalterung
- Veränderung an den Kontaktübergängen

Als mögliche Heizer stehen zwei Varianten zur Verfügung:

- Ringheizer aus Platin
- Flächenheizer aus Polysilizium

Platin hat gegenüber Polysilizium den Vorteil, daß es sich hierbei um ein Material handelt, welches auch für sehr hohe Betriebstemperaturen von bis zu 1000°C hervorragend geeignet ist. Allerdings gibt es bei der Verwendung von Platin Nachteile, die bei der Verwendung von Polysilizium nicht auftreten. Platin ist aufgrund seines sehr kleinen Widerstandes nicht als Flächenheizelement realisierbar.

Ein Flächenheizelement ist allerdings für die Anwendung auf einem Gassensorsubstrat vorteilhaft, da mit ihm eine homogenere Temperaturverteilung auf dem Sensorchip und damit eine bessere Sensorperformance erreicht werden kann. Bei Verwendung eines Platinringheizers ist für die Strukturierung des Platins ein relativ hoher Prozeßaufwand erforderlich.

Des weiteren ist Platin nicht CMOS-kompatibel und damit in der Prozessierung kostenintensiver als Polysilizium. Polysilizium ist für Einsatztemperaturen von bis zu 300°C ein allgemein anerkanntes und geeignetes Material für ein Flächenheizelement. Ab Temperaturen von ca. 400°C verliert Polysilizium allerdings seine Langzeitstabilität. Der Widerstand des Heizelementes beginnt sich mit der Zeit zu erhöhen, und das Heizelement fällt schließlich aus. Ursachen für dieses Phänomen sind bisher aus der Literatur noch nicht bekannt. Vermutungen bzw. Theorien über die Ausfallursache bzw. das Ansteigen des Schichtwiderstandes gehen von einer langsamen Oxidation des Polysilizium, über eine Ladungsträgerverarmung an den Kontaktflächen des Polysilizium bis hin zu einer Ladungsträgerdiffusion innerhalb des Polysiliziums.

Für die durchzuführenden Untersuchungen wurden spezielle Teststrukturen entwickelt und hergestellt. Die Teststrukturen ermöglichen die Kontaktierung des Flächen-heizelementes über eine Vierpunktstruktur, mit Hilfe derer der Heizerwiderstand (Polysilizium) unabhängig vom Kontaktwiderstand zwischen Polysilizium und Platinzuleitungen ermittelt werden kann (siehe Abbildung 1-1).




Abbildung 1-1 Meßaufbau für die Teststrukturen (Vierpunktmessung)

1.1.1 Langzeitstabilität von Polysiliziumheizer

Für die durchzuführenden Untersuchungen wurden spezielle Teststrukturen entwickelt und hergestellt. Hierbei wurde der Herstellungsprozeß des Polysilizium- flächenheizelementes, wie in der folgenden Tabelle gezeigt, variiert.

Wafer-Nr.	Feldoxid 500nm	Poly-Si	Dotierung POCL ₃ , 1h bei 950°C	Diffusion	LTO 1000nm
2-3	+	250nm	+	1h bei 950°C	+
4-6	+	250nm	+	2h bei 1000°C	+
7-9	+	500nm	+	1h bei 950°C	+
10-12	+	500nm	+	2h bei 1000°C	+
13-16	+	1000nm	+	1h bei 950°C	+
17-20	+	1000nm	+	2h bei 1000°C	+

Tabelle 1-1 Teststrukturen zur Überprüfung der Langzeitstabilität von Polyheizern

Im folgenden werden einige ausgewählte Ergebnisse der durchgeführten Messungen dargestellt und diskutiert. An den prozessierten Teststrukturen soll an Polysiliziumheizern die Ausfallursache des

Polysiliziums untersucht werden. Bei genauer Kenntnis der Ursache ist unter Umständen durch eine Prozeß- bzw. Prozeßablaufoptimierung bzw. eine Anpassung des Sensordesigns der Einsatz von Polysilizium auch für Temperaturen von über 350°C langzeitstabil möglich.




Abbildung 1-2 Driftverhalten von Polysilizium-Heizern (links) 200nm Polysilizium; (rechts) 1000nm Polysilizium

Die Temperatur (links) ist über ein Zeitraum von 19 Tagen von 350°C auf 318°C gefallen, obwohl die Betriebsspannung konstant gehalten wird. Die gemessene Spannung über den Polyheizer (U_{Mess}) ist nahezu konstant. Hieraus ergibt sich, daß die Kontaktwiderstände R_K und der Widerstand des Polyheizers R_{Poly} im gleichen Verhältnis driften.

Anders verhält es sich bei dickeren Polyschichten. Die gemessene Spannung über dem Polyheizer fällt kontinuierlich ab. Die Kontaktwiderstände driften stärker als das Polysilizium und an den Kontaktwiderständen fällt eine höhere Spannung ab.

Dabei hat sich herausgestellt, daß sich diese Schichten nicht ohne weiteres als Heizer für Temperaturen oberhalb 300°C einsetzen lassen. So trat ein stetiger Anstieg des Heizerwiderstandes auf, der schließlich zum Ausfall der Heizung führte. Des Weiteren wurde das Durchbrennen der Zuleitungen durch zu hohe Stromdichten im Bereich der Kontaktlochstufen beobachtet. Dieser Effekt führte ebenfalls zum Ausfall der Sensorheizung.




Abbildung 1-3 Teststruktur für ein Heiztest mit Polysilizium. Auf der rechten Seite erkennt man die Veränderungen am Kontakt (siehe Pfeil).

Gegenüber dem Polysilizium-Flächenheizer hat ein optimierter Ringheizer einige Vorteile:

- wesentlich höhere Betriebstemperaturen
- Einsparung mehrerer Prozeßschritte (dotierte Polysiliziumschicht und zweite Isolation)
- keine Kontaktlöcher
- elektrische Entkopplung zwischen Heizer und Interdigitalstruktur (kein „Plattenkondensator“)
- glattere Oberflächen durch Wegfall der rauhen Polysiliziumschicht

Durch das dicke, thermisch leitfähige Siliziumsubstrat erhält man eine homogene Temperaturverteilung über den Sensorchip. Der vergrabene Flächenheizer weist damit auch an dieser Stelle keinen Vorteil auf. Der Platin-Ringheizer ermöglicht Betriebs-temperaturen von mehr als 600°C und eröffnet damit den Anwendungsbereich für eine Vielzahl weiterer Sensorschichten. Unter Beachtung der Herstellung und der Stabilität erweist sich ein Platin-Ringheizer mit 500nm Schichtdicke und einer Haftschiicht von 50nm Titan als optimale Gassensorheizung.

1.1.2 Langzeitstabilität von Isolationsschichten

Die Sensorheizung und die Interdigitalstruktur müssen, um Quereinflüsse zu minimieren, elektrisch entkoppelt werden. Hierzu wird eine geeignete Isolationsschicht benötigt. Die herkömmlichen, in der Mikrosystemtechnik verwendeten und aus der CMOS-Technologie bekannten, Isolationsschichten wie z.B. Siliziumoxid- oder Siliziumnitridschichten eignen sich für geringe Umgebungstemperaturen hervorragend. Allerdings sind diese Schichten bisher nicht für Temperaturen im Bereich von 300°C bis 600°C untersucht worden. Für unsere Anwendung, einen Gassensor im Abgastrakt, müssen Schichten bzw. Schichtkombinationen gefunden werden, die diesen hohen Temperaturen für lange Zeit standhalten können und dabei ihre elektrisch isolierenden Eigenschaften nicht verlieren.

Für die durchzuführenden Untersuchungen wurden die folgenden aus der CMOS-Technologie bekannten Isolationsschichten bzw. Schichtkombinationen ausgewählt.

Wafer-Nr.	Feldoxid (feucht)	Nitrid-Spacerschicht	Titan 15nm + Pt 500nm
1-3	100nm	50nm	+
4-6	100nm	-	+
7-9	500nm	50nm	+
10-12	500nm	-	+
13-15	1000nm	50nm	+
16-18	1000nm	-	+

Tabelle 1-2 Isolationsschichten

Diese Teststrukturen bestehen aus Siliziumchips mit einem Platinringheizer und einem Interdigitalelektrodenpaar zur Bestimmung der Leitfähigkeit der zu untersuchenden Schicht. Die Erfassung der Meßgröße wird mit einem Digitalmultimeter durchgeführt. Die Sensoren wurden über ein Zeitraum von 3 Wochen auf 300°C betrieben und anschließend für 3 Wochen bei 600°C.

Bei allen Schichtkombinationen im kontinuierlichem Betrieb über mehrere Wochen sind keine Ausfälle der Isolationsschichten aufgetreten. Alle gemessenen Isolationswiderstände waren, begrenzt durch das Digitalmultimeter, über 20MΩ.

1.2 Haftschiichtoptimierung

Für die Optimierung der verwendeten Haftschiicht wurde zum einem der Einfluß der Platinschiichtdicke und zum anderen der Einfluß von Variationen der Haftschiicht selbst auf das Haftverhalten untersucht. Zusammenfassend lassen sich folgende Anforderungen an die Haftschiicht stellen:

- Hohe Haftfestigkeit zwischen Untergrund und Platin
- Vermeidung von Diffusion in angrenzende Schichten
- Strukturierbarkeit
- Konsistenz gegenüber Umgebungsmedien

1.2.1 Einfluß der Platinschiichtdicke

Es werden Proben mit 100 bis 1000 nm Platin und strukturiertem Ringheizer hergestellt. Alle Proben werden anschließend durch Anlegen einer Spannung an den Ringheizer bis an ihre Grenzen belastet. Die Temperatur wird über den Thermoresistor und eine IR-Kamera beobachtet. Fällt die Temperatur stark ab, so wird die Heizspannung nachgeregelt. Bleibt die Temperatur konstant, so wird sie nach mehreren Stunden um 50°C erhöht. Als Haftschiicht kam eine Titanschiicht (15nm) zum Einsatz.




Abbildung 1-4 100nm Platin bei 550°C




Abbildung 1-5 200nm Platin bei 600°C




Abbildung 1-6 300nm Platin bei 650°C






Abbildung 1-7 400nm Platin bei 700°C






Abbildung 1-8 500nm Platin bei 800°C





Abbildung 1-9 800nm Platin bei 800°C

Tabelle 1-3 listet die maximalen Temperaturen in Abhängigkeit von der Platinschicht-dicke auf, die über mindestens 10 Stunden konstant gehalten werden können.

Schichtdicke	maximale Temperatur	Ausfall durch
100 nm	550°C	Durchbrennen am Bondpad
200 nm	600°C	Durchbrennen am Bondpad
300 nm	650°C	Durchbrennen am Bondpad
400 nm	700°C	Durchbrennen am Bondpad
500 nm	800°C	Durchbr. Bondpad / Ablösung Pt
800 nm	800°C	Ablösung der Platinschicht
1000 nm	800°C	Ablösung der Platinschicht

Tabelle 1-3 Abhängigkeit zwischen der maximalen Betriebstemperatur und der Platinschichtdicke

Bei dünnen Schichten brennt die Kontaktstelle zwischen Bonddraht und Bondpad durch. Die Stromdichte ist an diesem Schwachpunkt zu hoch. Bei höheren Platinschichtdicken tritt dieses Problem nicht auf. Stattdessen löst sich der Heizer (und auch alle anderen Komponenten) bei Temperaturen oberhalb von 800°C komplett vom Substrat ab. Dies weist auf eine mangelnde Haftung der Platinschichten hin. Die mit zunehmender Platinschichtdicke verminderte Haftung ist durch den Schichtstreß des Platins erklärbar. Die Kräfte (induziert durch Zug- bzw. Druckstreß), die von der Haftschrift abgefangen werden müssen, wachsen linear mit der Platinschichtdicke an.

Bei einer Schichtdicke von 500 nm befindet man sich beim vorliegenden Design im Übergangsbereich der beiden Ausfallkriterien. Eine weitere Erhöhung der Schichtdicke führt zu keiner höheren Heizerstabilität.

1.2.2 Bestimmung des optimalen Haftschriftmaterials

Von Titan ist weiterhin bekannt, daß es bei hohen Temperaturen in die Randschichten diffundiert. Aus diesem Grund wurden unterschiedliche Haftschriften auf Haftfestigkeit, Diffusionsverhalten, Strukturierbarkeit und Resistenz gegen aggressive Umgebungs-medien untersucht. Hierzu wurden Chrom, Tantal, Tantaloxid, Titan und Titanoxid untersucht (jeweils mit unterschiedlichen Schichtdicken):

- Titan / Tantal / Tantaloxid (5 – 50 nm mit 500 nm Platin)
- Chrom (15 nm mit 400 nm Platin)
- Ohne Haftschrift (500 nm Platin)

Die Sputterprozesse wurden auf diese Anwendung hin eingefahren und optimiert. Problematisch hierbei war zunächst die Bestimmung der Schichtdicke der wenige nm dicken Haftschriften. Die Schichtdicke, die Nonuniformity über den Wafer und die Zusammensetzung insbesondere der reaktiv gesputterten, sehr dünnen Schichten mußten dazu untersucht und optimiert werden. Messungen mit dem Alphastep der Firma Tencor, bei dem eine Diamantnadel das Höhenprofil, z.B. von erzeugten Stufen abtastet, stoßen bei Stufenhöhen von wenigen nm an ihre Grenzen. Da die Haftschriften teilweise schwierig zu strukturieren sind, wurden die Schichtdicken möglichst gering gewählt. Zum Nachweis der rückstandslosen Strukturierbarkeit wurde ein Röntgenfluoreszenzmeßgerätes verwendet.

Die in Tabelle 1-4 dargestellte Matrix zeigt alle untersuchten Haftschriftvariationen und die dabei gefundenen Ergebnisse. Alle Proben wurden mit 500nm Platin besputtert. Variiert wurde ausschließlich die Art und die Dicke der Haftschrift. Es wurden insgesamt 17 verschiedene Proben sowohl direkt nach der Prozessierung als auch getempert (vorgealter) auf ihre Haftfestigkeit und ihren Schichtwiderstand untersucht.

Wafer	Haftschicht	Temperung	Haftung Tesafilm	Haftung Doppel- klebeband	Widerstand in Ohm/Sq	Widerstands- änderung durch Tempern
1	5 nm Ti	ohne	100%	90%	0,290	
1	5 nm Ti	100h 600°C	50%	0%	0,255	- 12%
2	15 nm Ti	ohne	100%	100%	0,287	
2	15 nm Ti	100h 600°C	70%	0%	0,357	+ 24%
3	25 nm Ti	ohne	100%	100%	0,288	
3	25 nm Ti	100h 600°C	80%	5%	0,284	- 1%
4	50 nm Ti	ohne	100%	100%	0,283	
4	50 nm Ti	100h 600°C	100%	100%	0,304	+ 7%
5	5 nm Ta	ohne	70%	0%	0,290	
5	5 nm Ta	100h 600°C	50%	0%	0,265	- 8%
6	15 nm Ta	ohne	0%	0%	0,291	
6	15 nm Ta	100h 600°C	80%	5%	0,458	+ 57%
7	25 nm Ta	ohne	0%	0%	0,290	
7	25 nm Ta	100h 600°C	90%	30%	0,405	+ 40%
8	50 nm Ta	ohne	0%	0%	0,291	
8	50 nm Ta	100h 600°C	100%	100%	0,361	+ 24%
9	5 nm Ta ₂ O ₅	ohne	0%	0%	0,291	
9	5 nm Ta ₂ O ₅	100h 600°C	80%	5%	0,247	- 15%
10	15 nm Ta ₂ O ₅	ohne	0%	0%	0,291	
10	15 nm Ta ₂ O ₅	100h 600°C	80%	5%	0,246	- 15%
11	25 nm Ta ₂ O ₅	ohne	0%	0%	0,292	
11	25 nm Ta ₂ O ₅	100h 600°C	80%	10%	0,250	- 14%
12	50 nm Ta ₂ O ₅	ohne	0%	0%	0,293	
12	50 nm Ta ₂ O ₅	100h 600°C	80%	5%	0,252	- 14%
13	ohne	ohne	100%	90%	0,301	
13	ohne	100h 600°C	40%	5%	0,255	- 15%
5***	15 nm Cr	ohne	100%	100%	0,387	
6***	15 nm Cr	100h 600°C	100%	100%	0,334	- 14%

Tabelle 1-4 Haftschichtvariationen (***) Chrom mit 400 nm Platin (sonst 500 nm) und 100% bedeutet Schicht haftet vollständig auf der Probe)

Tabelle 1-4 zeigt sehr deutlich welche Haftschriftvariation für unsere Anwendung die beste ist. Optimale Haftung wird ausschließlich mit einer 50nm Titanhaftschrift oder 15nm Chromhaftschrift erreicht. Alle anderen Schichten bzw. Schichtdicken zeichnen sich vor und/oder nach dem Tempern durch erhebliche Haftprobleme aus. Ein interessantes Nebenergebnis dieser Untersuchungen ist, daß Platin mit einer Schichtdicke von 500nm bei Raumtemperatur sehr gut auch ohne Haftschrift verwendet werden kann. Bei Verwendung von Platin als Metallisierung bei einem Gassensor kann aufgrund der hohen Sensorbetriebstemperaturen hingegen nicht auf eine entsprechende Haftschrift verzichtet werden.

1.2.3 Untersuchung des Diffusionsverhalten durch Auger-Analysen

Da bisher kaum Erfahrungen bezüglich der Langzeitstabilität von mikrostrukturierten Si-Substraten bei Einsatztemperaturen bis 600°C vorliegen, wurden verschiedene Schichtsysteme mittels der Augerelektronen Spektroskopie auf mögliche Inter-diffusionen zwischen Substrat, Isolationsschicht, Haftvermittler und Elektrodenmaterial untersucht. Da zur Anregung üblicherweise Elektronenstrahlen verwendet werden, kommt es jedoch bei isolierenden Proben meist zu starken Aufladungseffekten. So gab es auch in unserem Fall durch die Isolationsschicht SiO₂ Probleme bei der Spektrenaufnahme und Auswertung der Ergebnisse. Eine weitere Versuchsreihe soll daher mittels einer alternativen Meßmethode (HFSNMS = Hochfrequenz-Neutralteilchen Massenspektrometrie) untersucht werden.

Als Haftvermittler zwischen Platin (Schichtdicke 500 nm) und der Isolationsschicht SiO₂ (Schichtdicke 1000 nm) wurden Tantal, Tantaloxid, Titan und Titanoxid in einer Schichtdicke von 15 nm getestet. Vermessen wurde jeweils eine ungetemperte Probe (linke Graphik) als Referenz und eine 100 Stunden bei 600°C gealterte Probe (rechte Graphik).

Da bei den durchgeführten Messungen die Oberfläche der Probe nach und nach abgetragen und analysiert wird, findet man auf den ersten 50 bis 100 nm einen relativ hohen Kohlenstoffanteil (bedingt durch eine Verunreinigung der Oberfläche).

Abbildung 1-10 zeigt die Vergleichsprobe ohne Haftvermittler. Bei der ungetemperten Probe weist die Platinschicht mit 550 nm etwas mehr als die angegebene Dicke von 500 nm auf, ab 550 nm fällt der Pt-Peak stark ab und der Si-Peak steigt scharf an, die Interfaceregion hat eine Breite von ca. 50 nm. Auffällig ist, daß der Sauerstoff-Peak nicht mit dem Si anzusteigen beginnt (obwohl es sich um SiO₂ handelt). Bei der 100h/600°C getemperten Probe verbreitert sich die Grenzschicht deutlich um ca. 100 nm, der Abfall des Pt- und Anstieg des Si-Peak beginnen bereits in einer Tiefe von 450 nm, ab 600 nm Tiefe beginnt auch der Sauerstoffgehalt anzusteigen.




Abbildung 1-10 Probe ohne Haftvermittler

Abbildung 1-11 zeigt eine Probe, bei der Tantal (Ta) als Haftvermittler verwendet wurde. Nur bei dieser ungetemperten Probe reicht der Kohlenstoff-Peak an der Oberfläche bis in eine Tiefe von 150 nm. Pt und Ta beginnen ab 500 nm abzufallen bzw. anzusteigen, die Interfaceregion beläuft sich auf ca. 100 nm. Nach dem Annealing wird die Grenzschicht Pt/Ta um 50-100 nm breiter, gleichzeitig mit dem Ta steigt auch der Sauerstoff-Gehalt stark an.




Abbildung 1-11 Probe mit Tantal als Haftvermittler

Abbildung 1-12 zeigt eine Probe mit Tantaloxid (Ta₂O₅)- Haftvermittler. Hier ist in der ungetemperten Probe die Interfaceregion stark verbreitert (200nm). Auffällig ist ein hoher Stickstoff (N)-Gehalt in der Ta₂O₅-Schicht, der eventuell während des Sputter-prozesses eingebaut wurde. Auch bei dieser Probe erscheint der Sauerstoff-Peak mit Verzögerung. Nach dem Tempern verschwindet der N-Peak, ab 600nm erscheint zusätzlich ein Si-Peak.





Abbildung 1-12 Probe mit Tantaloxid als Haftvermittler

Auch in der Probe mit Titan (Ti)-und Titanoxid (TiO₂)-Haftvermittler findet sich Stickstoff (Abbildung 1-13, Abbildung 1-14). Auffällig ist, daß der N auch nach dem Annealing erhalten bleibt. Möglicherweise kam es während des Sputterprozesses zur Bildung von Titanitrid (TiN). Bei der getemperten Probe mit Ti ist der Sauerstoffgehalt in der Platinschicht etwas höher als in den anderen Proben. In der Probe mit TiO₂ zeigt sich nach dem Tempern gleichzeitig mit dem Ti das Si.





Abbildung 1-13 Probe mit Titan als Haftvermittler




Abbildung 1-14 Probe mit Titanoxid als Haftvermittler

Die Auger-Tiefenprofilanalysen zeigen, daß Si (vermutlich aus den SiO₂-Isolations-schichten) in die oxidischen Haftvermittler (Ta₂O₅ und TiO₂) hinein diffundiert und diese daher als Haftvermittler nicht geeignet sind. Außerdem zeigen alle außer der Ti-Haftschrift Haftungsprobleme vor bzw. nach dem Temperprozeß.

1.3 Entwicklung einer Metallisierungsebene

Die Erwärmung von Materialien mit unterschiedlichen Temperatúrausdehnungs-koeffizienten verursacht mechanischen Schichtstreß. Dieser Streß kann so groß werden, daß Schichten reißen oder abplatzen.

1.3.1 Auswirkung von hohem mechanischem Streß bei Schichtpaketen

Am IMSAS traten in Vorversuchen Schwierigkeiten mit der Haltbarkeit von Metallisierungsschichten auf Siliziumsubstraten auf. Beim Heizen des Chips auf $T < 400^{\circ}\text{C}$ bildeten sich Risse quer durch die aufgetragenen Schichten (siehe Abbildung 1-15). Die Ursache für dieses Phänomen ist der hohe Schichtstreß. Dieser kann grundsätzlich in zwei Größen getrennt werden:

- intrinsischer Schichtstreß
- thermischer Schichtstreß




Abbildung 1-15 Zerstörte Platinstrukturen auf einem Siliziumsubstrat

Intrinsischer Schichtstreß entsteht im wesentlichen bei der Schichtabscheidung. Er läßt sich durch die Variation der Abscheideparameter oder Temperschnitte (in Grenzen) verändern. Thermischer Schichtstreß hingegen ist weitestgehend unabhängig von den Abscheideparametern. Er ist materialabhängig und kommt bei Schichtpaketen mit unterschiedlichen Ausdehnungskoeffizienten vor, wenn die Temperatur verändert wird. Wichtig ist dabei, daß nicht die Absolutwerte sondern die Differenz der Ausdehnungskoeffizienten von Bedeutung ist. Aus der Literatur sind diese für das Bulkmaterial bekannt. In erster Näherung können diese Werte auch für die Dünnschichten angesetzt werden.

Material	Ausdehnungskoeffizient α	Quelle
Silizium	2,6 e-6 / K	[1]
Al ₂ O ₃	6,6 e-6 / K	[1]
Platin	8,8 e-6 / K	[2]

Es fällt auf, daß sich die Ausdehnungskoeffizienten von Silizium und Platin wesentlich stärker unterscheiden, als die von Keramisksubstraten und Platin. Die unterschiedlichen Ausdehnungskoeffizienten führen beim Aufheizen zu unterschiedlichen Ausdehnungen ϵ der Materialien.

$$\epsilon = \alpha \cdot \Delta T \quad (1)$$

Für die Anwendung im Dieselkatalysator tritt eine Temperaturdifferenz von etwa 530K auf. Mit Gleichung (1) ergibt sich daraus folgende Dehnung ϵ :

Material	Dehnung ϵ
Silizium	1,38e-3
Al ₂ O ₃	3,50e-3
Platin	4,66e-3

Wird die Platinschicht nun auf das Silizium- bzw. Keramiksubstrat im kalten Zustand streßfrei aufgebracht, so führt das Aufheizen zu thermischem Schichtstreß. Da die Platinschicht im Vergleich zum Substrat wesentlich dünner ist, tritt der gesamte Streß σ in der Platinschicht auf.

$$\mathbf{s} = \frac{\Delta \mathbf{e} \cdot E}{1 - \mathbf{n}} \quad (2)$$

E = Elastizitätsmodul

$E_{\text{Pt}} = 168 \text{ GPa}$ [2]

$\nu_{\text{Pt}} = 0,38$ [2]

Mit den Gleichungen (1) und (2) läßt sich der thermische Schichtstreß im Platin berechnen:

Schichtpaket	thermischer Schichtstreß σ im Platin
Platin auf Silizium	-890 MPa
Platin auf Keramik	-316 MPa

Der thermische Schichtstreß - in beiden Fällen Druckstreß - ist im Schichtpaket Platin auf Silizium wesentlich größer, als der von Platin auf Keramik. Dieser hohe Schichtstreß führt zu Rißbildung und/oder Abplatzen der Platinstrukturen. Dem hohen thermischen Schichtstreß und dessen Auswirkungen muß nun entgegengewirkt werden.

Im wesentlichen bieten sich dafür folgende Lösungen an:

- Variation der Abscheideparameter (Einprägen von entgegengesetztem intrinsischen Schichtstreß)
- Optimierung der Haftung des Platins auf dem Siliziumsubstrat
- Verringerung der Schichtdicke

1.3.2 Variationen der Abscheideparameter für Platin

Die mechanischen Spannungen sollten durch eine Optimierung der Abscheideparameter des Platins verringert werden. Dazu wurden ausgehend von den Standardparametern des Sputterprozesses (siehe Pfeile in Abbildung 1-16 bis Abbildung 1-19) der Argondruck, die Biasspannung, die Sputterleistung und die Wafertemperatur variiert. Die Platinschichtdicke beträgt für alle Proben ca. 500 nm. Da auch die Abscheiderate von den untersuchten Parametern abhängt, wurde zur Berechnung die genaue Schichtdicke vermessen. Bei der Variation der Sputterleistung wurde die Sputterdauer entsprechend angepaßt.

1.3.2.1 Einfluß des Argondruckes

Ausgehend von 5×10^{-3} mbar wurde der Argondruck im Bereich von 2×10^{-3} bis 1×10^{-2} mbar variiert. Durch den Gasdruck wird die mittlere freie Weglänge der bewegten Teilchen zwischen zwei Stößen, und damit die kinetische Energie verändert. Nach der Abscheidung wurde der Schichtstreß bei Raumtemperatur vermessen.




Abbildung 1-16 Mechanischer (Druck-) Streß bei Raum Temperatur in Abhängigkeit vom Argondruck

Der Einfluß des Argondruckes auf den intrinsischen Schichtstreß ist relativ gering. Eine Variation in weiteren Grenzen ist nicht möglich, da das Plasma nur in diesem Bereich aufrecht erhalten werden kann.

1.3.2.2 Einfluß der Biasspannung

Als nächster Parameter wurde der Einfluß der Biasspannung untersucht. Die Biasspannung ist eine Gleichspannung, die zwischen der gesamten Vakuumkammer und dem Probenhalter angelegt wird. Beim Sputtern baut sich eine Spannungsdifferenz zwischen Wafer/Probenhalter und dem Target auf. Die Biasspannung bewirkt nun bei Anlegen einer negativen Spannung, eine Erniedrigung der Spannungsdifferenz zwischen Target und Wafer. Die Plasmaform wird dadurch verändert.




Abbildung 1-17 Mechanischer (Druck-) Streß bei Raum Temperatur in Abhängigkeit von der Biasspannung

Der Einfluß der Biasspannung ist größer als der des Argondruckes, der mechanische Schichtstreß läßt sich aber trotzdem nur in einem geringen Bereich variieren.

1.3.2.3 Einfluß der Sputterleistung

Als weiterer Abscheideparameter wurde die Sputterleistung verändert. Dabei ist die untere Grenze durch die geringe Abscheiderate und die obere Grenze durch die abzuführende Wärme am Target begrenzt.




Abbildung 1-18 Mechanischer (Druck-) Streß bei Raum Temperatur in Abhängigkeit von der Sputterleistung

Die Auswertung des Schichtstress zeigt, daß auch die Sputterleistung keinen wesentlichen Einfluß aufweist.

1.3.2.4 Einfluß der Wafertemperatur

In der Sputteranlage LA440 der Firma Balzers Ardenne besteht die Möglichkeit die Temperatur des Wafers, auf den die Platinschicht abgeschieden wird, zu erhöhen. Dazu befindet sich in ca. 5 cm Entfernung von der Waferrückseite ein Heizmäander, der Temperaturen bis 300°C erzeugen kann. Der Wafer wurde in der Vakuumkammer aufgeheizt und dann mit Platin beschichtet. Anschließend wurde der Schichtstreß bei Raumtemperatur vermessen.




Abbildung 1-19 Mechanischer (Druck-) Stress bei Raum Temperatur in Abhängigkeit vom Argondruck

Die Wafertemperatur beim Abscheiden hat einen wesentlichen Einfluß auf den intrinsischen Schichtstress. Wird das Platin auf einen 300°C heißen Wafer gesputtert, so ist die Schicht nach dem Abkühlen annähernd stressfrei.

Die Stressdifferenz zwischen der Schicht, die bei Raumtemperatur und der, die bei 300°C abgeschieden wurde, beträgt ca. 420 MPa. Diesen Betrag erhält man auch, wenn man einen stressfreien Wafer um ca. 275°C erwärmt. Damit läßt sich folgern, daß der Aufwuchsprozess auf dem Wafer durch die Temperatur kaum beeinflusst wird. Alleine das Abkühlen führt zu einer Minimierung des Schichtstresses.

1.3.2.5 Zusammenfassung der Sputtervariationen

Die Sputterparameter nehmen wenig Einfluß auf den Schichtstress des Platins. Der Sputtermechanismus läßt sich kaum beeinflussen. Die einzig wirksame Methode den Schichtstress zu minimieren, läßt sich im wesentlichen nur durch eine Erwärmung des Wafers während des Sputterns erreichen. Das Platin wird mit etwa gleichem Stress abgeschieden, das anschließende Abkühlen führt aber zu einem Abbau des Druckstresses, da sich das Platin wesentlich stärker zusammenzieht als das Siliziumsubstrat.

1.3.3 Temperaturverhalten des Schichtstresses

Im vorhergehenden Abschnitt wurde die Optimierung des Abscheidungsprozesses dargestellt. Nun soll der Einfluß der Temperaturen nachfolgender Prozessschritte und des Sensorbetriebs auf den mechanischen Schichtstress näher untersucht werden. Dazu wurden vier Proben mit einem Stressmeßplatz FLX2908 der

Firma Tencor an der Fakultät für Ingenieurwissenschaften, Abteilung Werkstoffe der Elektrotechnik an der Universität Ulm vermessen. Das Meßgerät ermittelt über eine optische Abtastung die Waferdurchbiegung, woraus sich der Schichtstreß berechnen läßt. Das FLX2908 ermöglicht diese Messung bei Temperaturen bis 900°C. Damit läßt sich das Temperaturverhalten ermitteln.

Alle vier Proben waren <100> Siliziumwafer auf die beidseitig 1 µm LPCVD-Oxid abgeschieden wurde. Anschließend wurde die Metallisierung aufgesputtert. Bei den Proben 1 und 2 handelt es sich um „Standard“-Schichtpakete: 15 nm Titan und 500 nm Platin unter den Standardparametern. (siehe Pfeile in Abbildung 1-16 bis Abbildung 1-19) Bei Probe 3 wurden die Sputterschichten zur Streßminimierung bei 300°C abgeschieden. Probe 4 wurde ohne Titan-Haftschiht hergestellt. Die Proben wurden mit 13 K/min auf 800°C aufgeheizt, 15 min auf 800°C gehalten und anschließend abgekühlt. Eine Zusammenfassung der Kennlinien ist in Bild x dargestellt.




Abbildung 1-20 Streß-Temperatur-Verhalten unterschiedlicher Sputterschichten auf Siliziumwafern

Die Messungen starten bei Raumtemperatur. (links unten) Die Standardproben beginnen bei ca. -400 MPa, die bei 300°C abgeschiedene Schicht bei ca. +20 MPa. Die Probe ohne Titan liegt bei ca. -200 MPa. Wird die Temperatur erhöht, verschiebt sich der Streß in der Platinschicht in Richtung Druckstreß. Bis etwa 300°C erhält man ein lineares Verhalten. Ab ca. 350°C beginnt der Streß trotz weiterer Temperaturerhöhung zu relaxieren. Bei 800°C, wo die Temperatur für 15 min gehalten wurde, nimmt die Streßänderung mit der Zeit

langsam ab. Beim nachfolgenden Abkühlen erhält man ein lineares Verhalten (Kurven im oberen Diagrammteil von rechts nach links). Die bei 800°C nahezu entspannten Proben bauen einen Zugstreß in Höhe von +1200 MPa bei Raumtemperatur auf. Durch meßtechnische Probleme (mangelnde Reflexion), die bei der Probe Std. 2 behoben werden konnten, fehlen teilweise die Werte unterhalb 800°C. Es ist aber davon auszugehen, daß sich die Proben in ähnlicher Weise verhalten.

Die Probe ohne Titan-Haftschrift unterscheidet sich nur durch eine Parallelverschiebung um ca. 150 MPa. Es ist deshalb davon auszugehen, daß die Platinschrift nicht weiter durch das Titan beeinflusst wird. Es ist allerdings zu erwarten, daß sich die Platinschrift ohne Titan-Haftschrift bei weiterer Belastung z.B. durch häufige Temperaturzyklen vom Untergrund ablöst.

Die streßoptimierte Platinschrift, die bei 300°C aufgebracht wurde, weist im unteren Temperaturbereich einen erheblich geringeren Streß auf. Nach Durchlaufen des Temperaturzyklus geht dieser Vorteil aber verloren. Man erhält dann genauso hohen Zugstreß wie bei den kalt gesputterten Schichten. Der Vorteil des Sputterns auf erwärmte Wafer ist damit aufgehoben.

Beim Einsatz von Platinschriften auf Siliziumsubstraten wird der Streß bei hohen Temperaturen relaxiert, kühlt man die Proben wieder ab, so erhält man hohen Zugstreß in den Platinschriften. Dieses Phänomen kann durch den Sputterprozeß beim Herstellen der Schichten kaum beeinflusst werden. Als Optimierungsmöglichkeiten bieten sich damit nur die Verringerung der Schichtdicke, die Vermeidung von großen geschlossenen Metallflächen und die Verbesserung der Haftfestigkeit zum Untergrund an. Beim Einsatz neuer Haftschriften muß das Streß-Temperatur-Verhalten neu vermessen werden, da der Streß der Haftschrift sich mit dem Streß der Platinschrift überlagert. Bei der Bildung von Legierungen der Haftschrift mit der Platinschrift ändert sich auch der Verlauf der Meßkurve.

1.4 Platinstrukturierung

Beim optimierten Gassensordesign werden die metallenen Komponenten je nach Anforderung in zwei verschiedene Metallayer aufgeteilt. Die Interdigitalstrukturen sind sehr feine Strukturen, die eine geringe Schichtdicke benötigen. Der Ringheizer, der Thermoresistor, der Abschirmring, die Bondpads und der Substratkontakt sind dagegen relativ grobe Strukturen, die dicke Metallisierungen erfordern. Bei der Herstellung des Gassensors kommen deshalb auch zwei grundsätzlich verschiedene Prozesse zur Strukturierung der Metallisierung zur Anwendung. Die dünne Metallschicht wird mittels Lift-Off-Prozeß strukturiert, die dicke Schicht durch einen physikalischen Ätzprozeß.

Zur Strukturierung der dicken Metallisierungsebene wird eine in der Mikrosystemtechnik übliche Prozeßfolge angewandt: Eine Schicht wird ganzflächig auf dem Wafer abgeschieden und anschließend mit Hilfe von Fotolithographie- und Ätzschritten strukturiert. Bei Polysilizium-, Aluminium- oder auch Goldschichten läßt sich dabei ein einfacher, naßchemischer Ätzprozeß mit Fotolackmaskierung anwenden. Bei Platin ist

hingegen ein physikalischer Ätzprozeß notwendig. Die Metallschicht wird im Argonplasma durch den Beschuß mit Argonionen physikalisch abgetragen. Dieses ist der gegenteilige Prozeß zur Abscheidung der Schicht (Sputtern) und wird deshalb auch als Sputterätzen bezeichnet. Fotolack wird beim intensiven Sputterätzen so stark beansprucht, daß er nicht mehr vollständig entfernt werden kann. Es muß deshalb eine Maskierung durch eine andere Schicht (Hartmaske) erfolgen. Sowohl Titan als auch Chrom kommen aufgrund ihrer geringen Ätzrate dafür in Frage. Die Selektivität zwischen Titan und Platin beträgt etwa 1:7 und die zwischen Chrom und Platin mehr als 1:10. Die besten Ergebnisse werden mit Chrom erreicht. Mit einer Maskierung von 100 nm lassen sich problemlos Platinschichten bis zu 1000 nm Schichtdicke strukturieren. Je nach minimaler Auflösung wird die Chrom-Hartmaske direkt mit Lack maskiert oder es kommt eine weitere Zwischenschicht aus Gold oder Platin zur Anwendung. Bei großen Abmessungen wird das Chrom direkt in einer sauren Chromätzlösung strukturiert. Durch die Schichtkombination aus unedlem Chrom und edlem Platin entstehen in saurer Lösung aber Unterätzungen von 2 µm und damit verbunden eine starke Abrundung von Ecken. Toleriert man die Abrundung, kann durch ein Maskenvorhaltemaß von 2 µm eine einfache Strukturierung der Chrom-Hartmaske vorgenommen werden. Zur Herstellung feinerer Strukturen mit spitzen Ecken wird eine basische Chromätzlösung eingesetzt. Diese vermeidet die starken Unterätzungen bei der Strukturierung der Chrom-Hartmaske auf Platin. Der Fotolack ist in dieser Ätzlösung aber nicht resistent. Es wird deshalb eine zweite Hartmaske eingeführt. Eine dünne Gold- oder Platinschicht wird mit einer Dicke von nur 30 nm auf die Chromschicht abgeschieden. Die Goldschicht wird in einfacher Weise in Jodlösung naßchemisch geätzt. Dabei treten Unterätzungen von ca. 500 nm auf. Sollen die geringen Unterätzungen ganz vermieden werden, so wird die zweite Hartmaske (Platin oder Gold) vorsichtig im Argonplasma strukturiert. Der Lack wird nach diesem kurzen Sputterätzprozeß im Ultraschallbad entfernt. Die Chrom-Hartmaske wird dann mit der Platin- oder Gold-Hartmaske in der basischen Chromätzlösung strukturiert, so daß anschließend der Sputterätzprozeß der dicken Platin-Metallisierung durchgeführt werden kann. Tabelle 1-5 faßt den Prozeßablauf und den Einsatzbereich der verschiedenen Verfahren zusammen.

Maskierung	Chrom	Chrom + Gold (Naßätzen)	Chrom + Platin oder Gold (Sputterätzen)
Aufwand	<ul style="list-style-type: none"> • Abscheidung von 500 nm Platin • Abscheidung von 50 nm Chrom • Fotolithographie • Naßätzen von 	<ul style="list-style-type: none"> • Abscheidung von 500 nm Platin • Abscheidung von 50 nm Chrom • Abscheidung von 30 nm Gold • Fotolithographie 	<ul style="list-style-type: none"> • Abscheidung von 500 nm Platin • Abscheidung von 50 nm Chrom • Abscheidung von 30 nm Platin oder Gold • Fotolithographie

	100 nm Chrom (saure Ätze) <ul style="list-style-type: none"> • Lackentfernung • Sputterätzen von 500 nm Platin • Entfernung der Chrom-Hartmaske 	<ul style="list-style-type: none"> • Naßätzen von 30 nm Gold • einfache Lackentfernung • Naßätzen von 100 nm Chrom (basische Ätze) • Sputterätzen von 500 nm Platin • Entfernung der Chrom-Hartmaske 	<ul style="list-style-type: none"> • Sputterätzen von 30 nm Platin bzw. Gold • Lackentfernung mit Ultraschall • Naßätzen von 100 nm Chrom (basische Ätze) • Sputterätzen von 500 nm Platin • Entfernung der Chrom-Hartmaske
Unterätzung	2 µm	500 nm	-
Anwendung	grobe Strukturen (mit Vorhaltemaß) <ul style="list-style-type: none"> • Heizer • Bondpads 	feinere Strukturen mit spitzen Ecken <ul style="list-style-type: none"> • IDS $\geq 5 \mu\text{m}$ • Thermoresistor 	sehr feine Strukturen <ul style="list-style-type: none"> • IDS $\geq 4 \mu\text{m}$

Tabelle 1-5 Vergleich der Maskierungen zur Platinstrukturierung

In Anbetracht der bestehenden Maske (ohne Vorhaltemaß) und der Strukturbreiten des Thermoresistors von 20 µm wird die dicke Platinschicht mit einer Maskierung aus Chrom und Gold (naßchemisch) strukturiert. Die Titan-Haftschiht unter der dicken Platinschicht wird durch eine Fortsetzung des Platin-Sputterätzprozesses und einen anschließenden Naßätzschritt im Reinigungsbad Standard Clean 1 (SC1) gegen organische Verunreinigungen (Wasser, Wasserstoffperoxid, Ammoniak 5:1:1; 5 min bei 80°C) entfernt.




Abbildung 1-21 Ausschnitt einer 200 nm dicken Interdigitalstrukturen mit einer Fingerbreite von 4 μm und einem Abstand von nur 2 μm

1.5 Sensordesign

Anhand der Prozessierung von ersten Siliziumsensoren (Design 1) konnte gezeigt werden, daß der entwickelte Prozeßablauf grundsätzlich realisierbar ist und funktions-fähige Gassensoren mit WoTi-Mischoxid Dickschicht liefert. Hiermit konnte allerdings nur eine geringe Ausbeute erzielt werden. Die aufgetretenen Probleme sollen im Folgenden näher dargestellt werden.

- Justage beim Siebdruck ist kritisch
- Vereinzelung der Sensorchips nach dem Tempern der Siebdruckschicht bereitet Probleme
- Platinbondverfahren an den bisher vereinzelt Chips (Design 1) aufgrund unsauberer Bruchkanten nicht durchführbar
- Chipdimensionen sind für ein Vakuumansaugung während des Platinbondprozesses nicht groß genug

1.5.1 Siebdruckjustage

Der im Design 1 vorgesehene Bereich für die Siebdrucksensorschicht ist nur bei einer optimalen Justage der Siebdruckschicht ausreichend. Bereits bei einer geringen Fehljustage werden andere Sensorbereiche (Ringheizer, Temperaturfühler) bedruckt, was zu einer Fehlfunktion des Sensors führt. Die Lösung für das Justageproblem ist eine zusätzliche, freie Chipfläche rund um die Interdigitalstrukturen.

1.5.2 Bruchkanten

Für den späteren Einsatz des Sensorchips ist eine freitragende Aufbau- und Verbindungstechnik (low-power Ansatz) vorgesehen. Hierzu ist geplant, den Sensor an seinen Bonddrähten hängend, freitragend im Sensorgehäuse aufzubauen. Während des Bondvorgangs muß der Sensor vorübergehend fixiert werden. Dies kann zum einen durch eine Vakuumansaugung auf einem speziell für diese Anwendung angefertigten Bondchuck oder durch eine spezielle Greifvorrichtung erfolgen. Für beide Verfahren sind allerdings absolut saubere Chipkanten erforderlich. Siliziumausbrüche und unsaubere Kanten, wie sie beim Brechen von Chips unweigerlich auftreten, machen eine Fixierung des Sensorchips während des Bondens unmöglich.

1.5.3 Chipvereinzlung

Im bisherigen Technologieablauf ist es vorgesehen, den Siliziumwafer vor dem Bedrucken mit der sensitiven Siebdruckschicht ca. 350 µm tief anzusägen. Die eigentliche Vereinzlung der Sensorchips (Brechen der verbleibenden 175 µm Si) erfolgt dann als abschließender Prozeßschritt direkt vor der Montage des Chips im Sensorgehäuse. Dieses Brechen der Sensorchips direkt vor der Montage gestaltet sich aufgrund der Chipgröße von 1,5 x 1,5mm² als sehr schwierig. Ein Nachsägen der bereits angesägten Chips läßt sich technologisch nicht realisieren, da bereits eine kleine Abweichung von der Ursprünglichen Sägebahn zu einer Zerstörung des Sägeblattes führt. Eine komplette Vereinzlung (durch Sägen) ist vor dem Siebdruckprozeß unsinnig und nach dem Siebdruckprozeß zunächst nicht möglich, da die Sensorschicht dem Sägeprozeß nicht standhält (vgl. Abbildung 1-22).




Abbildung 1-22 links) Dickschichtreste auf der IDS nach einem Sägeprozeß; rechts) Vergrößerung der Dickschichtreste auf der IDS

Das bereits weiter oben angesprochene Problem bei der Vereinzelung der Sensorchips und den dabei entstehenden unsauberen Bruchkanten, welche beim Platinbonden extreme Probleme bereiten, wurde wie folgt gelöst.

Bisher ist es immer notwendig gewesen, daß die Sensorchips nach dem Bedrucken mit der sensitiven Dickschicht nicht mehr auf der Wafersäge prozessiert werden. Es stand bisher kein geeignetes Passivierungsverfahren zur Verfügung, mit dem die Sensoren (vornehmlich die Sensorschicht) während des Sägens vor Sägeschlamm und Kühlwasserstrahl geschützt werden konnten. Aus diesem Grund wurde in der Vergangenheit bei der Vereinzelung der MEGAS-Sensoren immer folgender Weg gewählt. Ansägen der Wafer (ca. 300-350µm tief), direkt vor dem Bedrucken mit der Dickschicht, Bedrucken, Tempern, und anschließende Vereinzelung durch Brechen der Wafer an den vorgesägten Stellen. Aufgrund der hieraus resultierenden Probleme mit den Bruchkanten wurde ein alternatives Verfahren zur Chipvereinzelung entwickelt. Hierbei wird der Wafer erst nach dem Bedrucken mit der Siebdruckschicht mit Hilfe einer Wafersäge vereinzelt. Als Passivierungsschicht konnte eine sehr dicke Lackschicht (>10µm) gefunden werden. Hierbei wird der Lack nicht wie üblich mittels eines Spinnigverfahrens aufgeschleudert, sondern mit Hilfe eines Airbrushs aufgetragen. Diese im Vergleich zur Standardfotolithographie sehr dicke Lackschicht bietet beim Sägeprozeß einen ausreichenden Schutz der sensitiven Schicht gegen Verunreinigungen und mechanische Belastungen.




Abbildung 1-23 Vereinzeltes System nach der Entfernung der Schutzschicht mit intakter sensitiven Schicht

1.5.4 Chipdimensionen

Erste Versuche an prozessierten Chips mit der oben beschriebene Vakuumansaugung ergaben, daß für eine ausreichend große Ansaugkraft eine Chipfläche von 1,5 x 1,5mm² nicht ausreichend ist. Eine Lösung dieses Problems ist nur durch eine größere Chipfläche realisierbar. Die oben beschriebenen Probleme mit dem Sensor-Design 1 machten ein Redesign erforderlich. Dieses Redesign, im folgenden immer mit Design 2 bezeichnet, wurde Mitte 2000 erstellt. Die Chipgröße beträgt 2,0 x 2,0mm². Beim Design 2 wurde im

Vergleich zum Design 1 der Temperaturfühler entfernt. Des weiteren wurde zusätzliche, freie Fläche um die Interdigitalstrukturen vorgesehen, und die Bondpads wurden weiter in die Chipmitte verlegt.

Es wurden verschiedene Variationen entworfen, die sich im wesentlichen nur in den Interdigitalstrukturen unterscheiden. Die Strukturen wurden von 5µm breiten Fingern mit 5 µm Abstand über 10µm bis hin zu Vier-Punktstrukturen variiert.




Abbildung 1-24 links) Design 1; mitte) Design 2 mit einer 10/10 Interdigitalstruktur; rechts) Design 2 mit einer Vier-Punktstruktur (s.g. Mittelelektroden)

Zusammenfassung Design MEGAS 2

- Kein zusätzlicher Temperaturfühler
- Chipgröße 2 x 2 mm²
- Optimierte Heizerstruktur
- Widerstand des Heizers: 15,5 Ohm
- Versorgungsspannung: 4,7V @ 500°C
- Größere Fläche für IDS
- Größere Bondflächen
- Optimierte Abstände

1.5.5 Sensorprozessierung

Da eine naßchemische Strukturierung von Platin mangels eines geeigneten Maskierungsverfahrens ausscheidet, ist eine trockenchemische Strukturierung notwendig.

Hierzu wird zunächst die Titan-Haftschiicht (50nm) abgeschieden. Im nächsten Schritt wird die eigentliche Platinfunktionsschicht (500nm) abgeschieden. Auf die Platinschicht wird eine Chromhartmaske (100nm)

abgeschieden, die wiederum von einer Platinschicht (100nm) bedeckt wird (vgl. Abbildung 4a). Im ersten Schritt wird jetzt mit einer Fotolackmaske die obere Platinschicht in der Anlage 340PC der Firma STS bei einer Leistung von 20W und einem Druck von 7mTorr mit etwa 4 nm/min geätzen (vgl. Abbildung 4b). Anschließend wird der Lack mit Hilfe von Solvent in einem Ultraschallbecken entfernt. Die strukturierte Platinschicht dient im nächsten Prozessschritt als Hartmaske für die naßchemische Chromstrukturierung (vgl. Abbildung 4c). Im nächsten Prozessschritt kann wiederum in der 340PC der eigentliche Platinfunktionslayer strukturiert werden. Da in diesem Fall aber anstatt einer Fotolackmaske die zuvor strukturierte Chromschicht als Hartmaske zur Verfügung steht, kann mit einer Leistung von 50W und einem Druck von 7mTorr gearbeitet werden. Bei diesem Prozessschritt wird sowohl die Platinschicht (500nm) als auch die darunter liegende Titan-Haftschrift (50nm) strukturiert (vgl. Abbildung 4d). Anschließend wird im letzten Prozessschritt dieses Prozessclusters die Chromhartmaske naßchemisch entfernt (vgl. Abbildung 4e).




Abbildung 4a

Abscheidung des 4-fach-Layerstacks

- Titan-Haftschrift (15nm)
- Platin-Funktionschicht (500nm)
- Chrom-Hartmaske (100nm)
- Platin-Hartmaske

Anschließend Fotolithographie




Abbildung 4b

Trockenstrukturierung der Platin-Hartmaske




Abbildung 4c

Lackentfernung (Solvent + Ultraschall)

Anschließend: Naßchemische Strukturierung der Chrom-Hartmaske




Abbildung 4d

Trockenstrukturierung des Platin-Funktionslayers
Trockenstrukturierung der Titan-Haftschrift




Abbildung 4e

Naßchemische Entfernung der Chrom-Hartmaske

Quellen:

- [1]: Materials Handbook for Hybrid Microelectronics, Edited by Joseph Alison King Artech House, Inc. (1988)
- [2]: <http://www.shef.ac.uk/~chem/web-elements/>